AEOS
Aktororientierte Synthese und Optimierung digitaler Hardware/Software-Systeme auf Systemebene
Während Entwurfsverfahren sowohl für Hardware als auch für Software auf den niederen Abstraktionsebenen mittlerweile weitgehend automatisiert sind, fehlt es nach wie vor an entsprechenden Verfahren für eingebettete Rechensysteme auf der Systemebene. Dies ist umso bedenklicher, da 80% aller Entscheidungen im Entwurfsprozess auf dieser Ebene getroffen werden. Diese Entscheidungen besitzen einen enormen Einfluss auf die Optimalität der entwickelten Produkte. Schlimmer noch lassen sich Fehlentscheidungen in späteren Entwurfsphasen nicht mehr mit vertretbarem Aufwand revidieren. Ohne automatisierte Entwurfsverfahren auf hohen Ebenen wird es kaum gelingen, alternative Entwurfsentscheidungen frühzeitig zu untersuchen und somit die Entwurfsqualität nachhaltig zu verbessern. In diesem Forschungsvorhaben sollen daher Methoden zur Synthese und zur Optimierung von eingebetteten Systemen auf Systemebene entwickelt werden. Ein Dilemma besteht heute darin, dass es zuviel kosten würde, die Eigenschaften verschiedener Entwurfspunkte nach deren Implementierung zu bestimmen. Umgekehrt kann es sein, dass die Entwurfsqualität ohne Synthese viel zu schlecht und ungenau abgeschätzt wird. Um das Dilemma zu überwinden, wollen wir folgenden Ansatz verfolgen: Ausgehend von einer aktorbasierten Beschreibung der Anwendung werden Verfahren zur automatischen Entwurfsraumexploration untersucht, um unterschiedliche, aber dennoch optimale Lösungen identifizieren zu können. Um dies effizient durchzuführen, bestimmen wir zunächst das zugrunde liegende Berechnungsmodell der Anwendung, um somit Zugang zu automatisierten domänenspezifischen Optimierungs- und Syntheseschritte auf tieferen Abstraktionsebenen zu erhalten. Durch diesen Ansatz ist zu erwarten, dass die Entwurfsqualität, insbesondere zeitliche Eigenschaften, Energieverbrauch, Kosten etc., verlässlicher analysiert bzw. abgeschätzt werden. Wir hoffen mit dieser Methodik einen Meilenstein zu setzen in der Entwurfsautomation auf Systemebene.
Publikationen
- Falk J., Schwarzer T., Glaß M., Teich J., Zebelein C., Haubelt C.:
Quasi-static scheduling of data flow graphs in the presence of limited channel capacities
13th IEEE Symposium on Embedded Systems for Real-Time Multimedia, ESTIMedia 2015
DOI: 10.1109/ESTIMedia.2015.7351766
BibTeX: Download - Falk J.:
A Clustering-Based MPSoC Design Flow for Data Flow-Oriented Applications (Dissertation, 2015)
DOI: 10.13140/RG.2.1.5029.5763
BibTeX: Download - Schwarzer T., Falk J., Glaß M., Teich J., Zebelein C., Haubelt C.:
Throughput-optimizing compilation of dataflow applications for multi-cores using quasi-static scheduling
18th International Workshop on Software and Compilers for Embedded Systems, SCOPES 2015 (St. Goar)
In: Proceedings of the 18th International Workshop on Software and Compilers for Embedded Systems (SCOPES) 2015
DOI: 10.1145/2764967.2764972
BibTeX: Download - Zebelein C., Haubelt C., Falk J., Schwarzer T., Teich J.:
Representing mapping and scheduling decisions within dataflow graphs
2013 16th Forum on Specification and Design Languages, FDL 2013 (Paris, 24. September 2013 - 26. September 2013)
In: Proceedings of Forum on Specification & Design Languages (FDL 2013) 2013
URL: https://www.scopus.com/inward/record.url?partnerID=HzOxMe3b&scp=84891286674&origin=inward
BibTeX: Download